热心网友的回答：
好好读读时序图，我刚开始总是读错一位，注意在sh/ld为低电平的锁存后，再变为高电平的时候，8个输入口的最高位已经在qh了，就是说第一位的资料是不需要时钟上升沿的，我是用verilog写的，c程式见下
*函式功能：读74ls165的埠 *
*入口：无 *
*出口：read_data *
uint read_int165(void)
{uchar i=0;
uint read_data=0;
sh_ld=0; //置入控制有效，锁存埠值
a**(nop);
sh_ld=1;
for(i=0;i
74ls165或74hc165晶片，十片级联后连在51微控制器上可行吗？5
的回答：
只要级联后的电压还能保证达到可以驱动的电压应该就可以，不过软体要注意编写对应的程式
不是的，串列埠传送资料时，不需要对txd专门处理，只要设定好串列埠工作方式，将资料送入到sbuf之后，就自动将资料传送出去了。你提出的问题应该是通过串列埠向74ls164同步传送资料的问题吧，串列埠工作方式版0时，txd用于传送同步脉冲，权rxd用于传送资料，你只要将资料载入subf之后，时钟脉冲和...
用74ls153设计一个一位全加器，方法如下 1.首先根据全加器真值表，写出和s 高位进位c1的逻辑函式 s a b c0 2.a1 a0作为两个输入变数即加数和被加数a b，d0 d3作为第三个输入变数即低位进位c0，1y为全加器的和s，2y为全加器的高位进位c1，于是就可以令资料选择器的输入为 ...
1011 0000 b0 抄1011 0001 b1 1011 0010 b2 那么，地址线 1011 000，对应的 a19 a18 非 a17 a16 a15 非 a14 非 a13 非 因为74ls138只有6个输入变数 a1 a2 a3 e1 e2 e3。而输出变数数就有7个 上述的7条地址...
