热心网友的回答：
18、74138功能来表：
ei为使能端
，源当ei为高bai电平du
时，74138不工作，输出全为高电平；
当zhiei为低电平时，若无输入讯号给入dao，74138译码输出标誌gs为高电平；
若ei为低电平，且有讯号输入时，则由优先顺序别i7、i6、⋯i0，决定优先顺序别高的输入讯号被译码输出，且译码标誌gs显示为0，扩充套件eo输出为1。
数字逻辑电路问题,题目如下图.4.18和4.19的(2)(3)问
黑豹的回答：
4-18
4-19(2)
愤奋愤的回答：
4-18:1.3.6脚高245脚l
数字逻辑电路问题,题目如下图
热心网友的回答：
你这不是最简式，最简与或表示式应该是每项变数最少，相或量最少，此题可以吸收律进一步化简成；
f=ab+bc
数字逻辑电路的题目。题目如下图。
热心网友的回答：
1-7，不考虑进位真值表,a、b为输入，s为输出a b s
0 0 0
0 1 1
1 0 1
1 1 0
考虑进位，a、b、c1为输入，s、c2为输出，真值表；
a b c1 s c2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
1-8不考虑借位真值表,a、b为输入(a-b)，d为输出；
a b d
0 0 0
0 1 1（需向高位借位，但题目没要求考虑。）1 0 1
1 1 0
考虑借位，a、b、c1为输入(a-b-c1)，s、c2为输出，c1是低位的借位，c2为向高位的借位，d为结果，真值表；
a b c1 d c2
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
王向东的回答：
这题目最简单了吧，只要学过数电的应该会啊
求数字逻辑电路试题答案
热心网友的回答：
你这问题发错地方了，这是程式设计区，不是数位电子技术区。
主从jk触发器，qm指的是主触发器输出，主触发器在clk为1期间，波形变化相当于与sr锁存器一致 输出q的波形这样看，1 初态为0，在clk为1期间，若出现过j 1的讯号，则次态为1，没有出现，则次态为0 2 初态为1，在clk为1期间，若出现过k 1的讯号，则次态为0，没有出现，次态为1.我说的看...
就是让它脱离焊盘的意思，就是不与任何地方相连线，空脚的意思。2.在ttl电路中悬空相当于接高电平 3.cmos电路中，不用的引脚不允许悬空，必须按照逻辑功能接高电平或者接低电平。悬空就是该引脚什么也不要接，空着。一般是什么也不接，多数指输入端。空载多数指输出端 理工学科是什么 理工学科是指理学和工学...
是同一本书，但是不同的专业老师讲的不同，一般计算机专业侧重将逻辑电路，而电子专业则侧重将电子技术，我也计科专业的，现在主要在学数字逻辑电路，还没学计算机组成原理呢，估计下学期学。数字逻辑偏向于电路方面，学计算机的要学。而数位电子技术是电信方面要学的专业！不同课程，但是里面的内容很多很相似的地方 不是...
